module top(
    input clk,            // 输入的100MHz时钟
    input rst,            // 重置信号
    output [3:0] sec_tens, sec_ones,  // 秒数的十位和个位
    output [6:0] a_to_g,  // 七段数码管的段选信号（A-G）
    output [3:0] an        // 4个数码管的片选信号
);

    wire clk_1Hz;
    wire [11:0] time_display;  // 用于拼接小时和分钟的时间显示
    wire [3:0] sec_tens, sec_ones, min_tens, min_ones, hour_tens, hour_ones;
    
    // 时钟分频模块
    clock_divider div (
        .clk(clk),
        .rst(rst),
        .clk_1Hz(clk_1Hz)
    );

    // 秒表计数器模块
    stopwatch sw (
        .clk_1Hz(clk_1Hz),
        .rst(rst),
        .time_display(time_display),  // 拼接后的时、分显示
        .sec_tens(sec_tens),
        .sec_ones(sec_ones)
    );

    // 使用x7seg模块来显示拼接后的时、分
    x7seg display (
        .x(time_display),  // 拼接后的时、分
        .clk(clk),
        .clr_n(rst),
        .a_to_g(a_to_g),  // 七段数码管的段选信号
        .an(an)            // 片选信号
    );

endmodule
